Микроэлектроника, 2021, T. 50, № 6, стр. 435-444

2.1. Схема и топология

Правильным результатом передачи тройным мажоритарным элементом сигналов с входов на выход является выходной сигнал, который соответствует совпадению как минимум двух входных сигналов из трех. На рис. 1 приведены схема (рис. 1а) и эскиз топологии (рис. 1б) тройного мажоритарного элемента на основе трех двухвходовых КМОП элементов 2И-НЕ D1, D2, D3 и одного трехвходового элемента 3И-НЕ D4. Первая цифра в обозначениях транзисторов на рис. 1 соответствует номеру элемента D1, D2, D3, а вторая – номеру транзистора в этих элементах. Топологически транзисторы одного типа проводимости элементов D1, D2, D3 расположены в отдельных областях кремния, ограниченных на эскизе топологии (рис. 1б) прямоугольниками. Эти области окружены мелкой траншейной изоляцией диэлектриком (диоксидом кремния) глубиной 400 нм; полоски с штриховкой на эскизе топологии обозначают затворы транзисторов, звездочками отмечены точки входа треков одиночных частиц.

Рис. 1.

КМОП тройной мажоритарный элемент на И-НЕ логических элементах: (а) схема; (б) эскиз топологии; входы мажоритарного элемента обозначены как A, B, C, а выход как Q “Выход TMG”.

Группа NМОП транзисторов Gr3N и группы PМОП транзисторов Gr1P, Gr2P, Gr3P, содержащие по три транзистора, выполнены в областях кремния размером 885 × 400 нм. NМОП транзисторы N1.1, N1.2, а также N2.1, N2.2 элементов D1 и D2 выполнены в областях кремния размером 590 × 400 нм. Прямоугольное обрамление транзисторов на рис. 1б сплошными линиями показывает границы мелкой траншейной изоляции, а прямоугольное штриховое обрамление на рис. 1б дает границы транзисторов, объединенных в группы.

Транзисторы элемента 3И-НЕ D4 введены в соответствующие группы транзисторов элементов 2И-НЕ D1, D2, D3 и пронумерованы в соответствии с нумерацией транзисторов в этих группах элементов, где они расположены. NМОП транзистор N3.3 элемента 3И-НЕ D4, включенный в группу Gr3N, выполнен в одной общей кремниевой области группы совместно с NМОП транзисторами N3.1 и N3.2 элемента D3 (рис. 1б). NМОП транзисторы N1.3 и N2.3 элемента D4 по конструктивным причинам выполнены каждый в отдельной области кремния 360 × 400 нм и изолированы слоем траншейной изоляцией толщиной 120 нм от областей NМОП транзисторов элементов D1 и D2 (рис. 1б).

2.2. Особенности моделирования сбора заряда транзисторами с трека частицы

Воздействие одиночной ядерной ионизирующей частицы на кремниевые элементы приводит к образованию вдоль ее трека неравновесных носителей заряда. Заряды выводятся в виде импульсов тока через обратно смещенные стоковые pn переходы МОП транзисторов, вызывая импульсы помех, которые могут приводить к образованию ложных выходных сигналов элементов, искажающих логические уровни на выходе мажоритарного элемента.

На рис. 2 изображен эскиз 3D физической модели приборной структуры на основе И-НЕ элементов. Приборная физическая модель включает группы NМОП транзисторов Gr1N, Gr2N, Gr3N и группы PМОП транзисторов Gr1P, Gr2P, Gr3P в соответствии с эскизом топологии на рис. 1б. В работе проведено 3D TCAD моделирование КМОП мажоритарного элемента (рис. 1а): средствами TCAD программировалась передача энергии с трека носителям заряда в кремнии и моделировались процессы сбора заряда транзисторами в элементах И-НЕ. Использованы физические модели транзисторов [5] по проектной норме 65-нм КМОП объемной технологии.

Рис. 2.

Приборная 3D TCAD физическая модель, использованная при моделировании КМОП тройного мажоритарного элемента на И-НЕ логических элементах.

Как тестовое воздействие приняты треки частиц по нормали к поверхности модели элемента. На рис. 2 приведены треки частиц T_1N–T_3N и T_1P–T_3P с точками входов 1n–3n в стоки NМОП транзисторов N1.1, N2.1, N3.1 и точками входа 1p–3p в общие области стоков пар PМОП транзисторов узлов 2И-НЕ, которые отмечены звездочками на рис. 1б. Также использованы треки с точками входа 1c–3c в стоки NМОП транзисторов N1.3, N2.3, N3.3 элемента D4.

Ширина каналов всех транзисторов равна 400 нм. Области NМОП и PМОП транзисторов разделены охранными полосами для вывода неравновесных зарядов на шину питания и общую шину. На рис. 2 траншейная изоляция между областями кремния удалена, чтобы были видны области кремния, в которых выполнены транзисторы. Полные размеры 3D приборной структуры составляют 6.4 × 0.9 мкм при толщине подложки 3.0 мкм. Энергетическая составляющая генерации заряда на треке характеризуется [6] линейной передачей энергии частицей на трек (linear energy transfer – LET). При моделировании использовались треки с LET в диапазоне 10–90 МэВ ⋅ см²/мг; образование трека при 100 пс. Результаты 3D TCAD моделирования получены с использованием симулятора Sentaurus Device при температуре 25°С и напряжении питания 1.0 В.

3.1. Сбор заряда с трека NМОП транзисторами при сигналах на входах A = B = C = 0

Процессы сбора заряда с трека приводят к образованию импульсов помех на узлах мажоритарного элемента. На рис. 3 приведены импульсы помех на узле 2И-НЕ элемента D1 (рис. 3а), а также синхронно формирующиеся импульсы помех (рис. 3б) на выходе TMG (triple majority gate) – тройного мажоритарного элемента. Параметром изменения импульса помехи на рис. 3 является значение линейной передачи частицей энергии на трек (linear energy transfer – LET) в диапазоне от 10 до 90 МэВ ⋅ см²/мг для трека T_1N (рис. 2) с точкой входа 1n в группу NМОП транзисторов Gr1N элемента D1 (рис. 1б). Сигналы на входах TMG: A = B = C = 0.

Рис. 3.

Импульсы помех на узлах мажоритарного элемента при сборе заряда с трека с точкой входа 1n в группу транзисторов Gr1N элемента D1 при линейной передаче энергии частицей на трек в диапазоне 10–90 МэВ ⋅ см²/мг и сигналах на входах А = B = C = 0: (а) импульсы на узле 2И-НЕ элемента D1; (б) импульсы на выходе мажоритарного элемента.

В начале сбора заряда с трека NМОП транзисторы N1.1 и N1.2 элемента 2И-НЕ переходят в инверсное смещение с напряжением на узле 2И-НЕ V_{УЗЕЛ.2И-НЕ} = –0.7 В (область отрицательных напряжений на рис. 3а). При этом запирается NМОП транзистор N1.3 элемента 3И-НЕ D4 в топологической группе Gr1N (рис. 2), через которую проходит трек одиночной частицы T_1N, и транзистор N1.3 может собирать заряд с того же трека. При этом PМОП транзисторы P1.1 и P1.2 остаются открытыми и их токи поднимают (повышают) напряжение на узле 2И-НЕ элемента D1 до момента времени, когда сбор заряда с трека заканчивается и NМОП транзисторы N1.1 и N1.2 начинают выходить из области инверсного смещения (графики на рис. 3а при напряжении V_{УЗЕЛ.2И-НЕ} ≈ 0–0.1 В). В этот интервал времени рост напряжения на узле 2И-НЕ замедляется при сборе остатков заряда с трека. Далее токи PМОП транзисторов P1.1 и P1.2 “быстро” повышают напряжение на узле 2И-НЕ до значения V_{УЗЕЛ.2И-НЕ} = 0.7 В, а затем идет “плавное” повышение (рис. 3а) до V_{УЗЕЛ.2И-НЕ} ≈ 1 В меньшими токами PМОП транзисторов P1.1 и P1.2, что обусловлено снижением напряжения между стоками и истоками этих транзисторов.

На рис. 3б приведены зависимости импульсов помех во времени на выходе TMG, синхронно изменяемые совместно с зависимостями импульсов помех на рис. 3а при сборе заряда с трека с точкой входа 1n. Одновременный сбор заряда NМОП транзистором N1.3 элемента D4, относящимся к группе Gr1N и расположенным рядом с собирающими заряд с трека транзисторами N1.1 и N1.2 (рис. 1б и 2), несколько уменьшает длительность импульса помехи на выходе TMG за счет спада вершины импульса помехи на выходе элемента V_{ВЫХОД.TMG} (графики на рис. 3б) при оценке по уровню 0.7В. При линейной передаче энергии частицей на трек более 60 МэВ ⋅ см²/мг сбор заряда транзистором N1.3 становится более “энергичным”, что формирует более крутой спад вершины импульса помехи на выходе TMG, что останавливает рост, а затем снижает длительность импульса помехи по сравнению с практически отсутствием корректирующего сбора заряда транзистором N1.3 при LET < 60 МэВ ⋅ см²/мг (графики на рис. 3б).

3.2. Снижение длительности помехи на выходе мажоритарного элемента при сборе заряда NМОП транзисторами элементов D1, D2, D3 совместно с транзисторами элемента D4

На рис. 4 приведены зависимости импульсов помех на выходе мажоритарного элемента и узлах 2И-НЕ при сборе заряда с трех треков одиночных частиц (T_1N–T_3N на рис. 2) с точками входа 1n, 2n, 3n (рис. 1б) в группы NМОП транзисторов элементов D1, D2, D3 при сигналах на входах А = B = C = 0. На рис. 4а приведены импульсы помех для LET = 60 МэВ ⋅ см²/мг, а на рис. 4б для LET = 80 МэВ ⋅ см²/мг. Кроме того, на рис. 4 приведены зависимости изменения напряжений на стоках NМОП транзисторов N2.3 и N3.3 элемента D4 при точке входа трека 1n.

Рис. 4.

Импульсы помех на выходе мажоритарного элемента и его узлах 2И-НЕ при сборе заряда с треков с точками входа 1n, 2n, 3n в группы транзисторов Gr1N, Gr2N, Gr3N элементов D1, D2, D3 при сигналах на входах А = B = C = 0 и зависимости напряжений на стоках транзисторов N2.3, N3.3 для точки входа трека 1n при линейной передаче энергии частицей на трек: (а) 60 МэВ ⋅ см²/мг; (б) 80 МэВ ⋅ см²/мг.

Сбор заряда с трека, проходящего через одну из трех групп NМОП транзисторов: Gr1N, Gr2N или Gr3N, вызывает переход NМОП транзисторов узла 2И-НЕ этой группы в инверсное смещение (рис. 4), что образует импульс помехи отрицательной полярности на узле 2И-НЕ. Напряжение при формировании фронта этого импульса снижается от +1 до –0.7 В, при этом происходит переход узла 2И-НЕ этой группы в состояние логического нуля “0”. На узлах 2И-НЕ двух других групп, через которые не проходит данный трек, сохраняются уровни логических единиц “1”, что не препятствует образованию импульса помехи положительной полярности на выходе TMG (рис. 4) под действием импульс на узле 2И-НЕ этой группы. Импульсы помех на каждом из трех узлах И-НЕ групп Gr1N, Gr2N и Gr3N оказываются практически одинаковыми (см. зависимости “Узлы 2И-НЕ D1, D2, D3” на рис. 4), что подтверждает одинаковость процессов образования зарядов и их величин в данных группах при одинаковой передаче энергии частицей.

Из сравнения зависимостей на рис. 4 следует существенно меньшее значение длительности импульса помехи на выходе TMG при треке с точкой входа 3n в группу Gr3N. Кроме того, увеличение LET с 60 до 80 МэВ ⋅ см²/мг сопровождается снижением длительности импульса помехи по уровню 0.7 В на выходе TMG с 56 до 43 пс, при точке входа 1n в группу Gr1N длительность помехи снижается с 210 до 157 пс (рис. 4), а при точке входа 2n продолжается повышение с 232 до 269 пс (рис. 4).

На рис. 5 приведены графики длительности импульсов помех на выходе мажоритарного элемента и узлах 2И-НЕ групп транзисторов Gr1N–Gr3N в зависимости от линейной передачи энергии частицей на треки T_1N–T_3N с точками входа 1n, 2n, 3n в диапазоне от 10 до 90 МэВ ⋅ см²/мг при сигналах на входах А = B = C = 0. Максимален эффект коррекции длительности импульса помехи при сборе заряда электронов NМОП транзистором N3.3 элемента D4 при треке с точкой входа 3n (рис. 5). Это объясняется тем, что транзистор N3.3 элемента D4 выполнен в общей кремниевой области группы Gr3N совместно с транзисторами N3.1 и N3.2 элемента D3 (рис. 1б и рис. 2). Это дает возможность запертому транзистору N3.3 при напряжении на узле 2И-НЕ элемента D3 V_{УЗЕЛ.2И-НЕ} < 0.1 В (рис. 4) эффективно собирать заряд электронов с трека через группу Gr3N, что снижает длительность импульса помехи на выходе TMG за счет понижения напряжения на стоке N3.3 при открытых транзисторах N1.3 и N2.3 элемента D3, сигналы на входах А = B = C = 0. Снижение длительности помехи при треке с точкой входа 3n начинается при линейной передачи энергии на трек более 40 МэВ ⋅ см²/мг (рис. 5).

Рис. 5.

Длительности импульсов помех на выходе мажоритарного элемента и узлах 2И-НЕ групп NМОП транзисторов Gr1N, Gr2N, Gr3N элементов D1, D2, D3 при сборе заряда с треков с точками входа 1n, 2n, 3n и сигналах на входах А = B = C = 0 в зависимости от линейной передачи энергии частицей на трек в диапазоне от 10 до 90 МэВ ⋅ см²/мг.

Меньший эффект снижения длительности помехи проявляется при треке с точкой входа 1n в группу Gr1N элемента D1, а минимальный эффект – при треке в группу Gr2N с точкой входа 2n в группу Gr2N D2 (рис. 5). Эффект коррекции проявляется при треке с точкой входа 1n при LET > 60 МэВ ⋅ см²/мг, а при точке входа трека 2n при LET > 80 МэВ ⋅ см²/мг. Это связано с тем, что транзисторы N1.3 и N2.3 элемента D4 по конструктивным причинам отделены слоем траншейной изоляции 120 нм от областей NМОП транзисторов групп Gr1N и Gr2N, поэтому сбор заряда электронов этими транзисторами происходит слабее с треков в группу Gr1N или Gr2N.

3.3. Сбор заряда с трека PМОП транзисторами при сигналах на входах A = B = C = 0

На рис. 6а приведены импульсы помех на выходе TMG и узлах 2И-НЕ для трех групп PМОП транзисторов Gr1P, Gr2P, Gr3P при сборе заряда с трека в каждой из групп со своей точкой входа 1p, 2p или 3p (рис. 1б) и сигналах на входах А = B = C = 0 при LET = 60 МэВ ⋅ см²/мг. На рис. 6б даны зависимости длительности импульсов помех в диапазоне LET от 10 до 90 МэВ ⋅ см²/мг.

Рис. 6.

Импульсы помех на выходе мажоритарного элемента и узлах 2И-НЕ групп PМОП транзисторов Gr1P, Gr2P, Gr3P элементов D1, D2, D3 при сборе заряда с треков с точками входа 1p, 2p, 3p и сигналах на входах А = B = C = 0: (а) импульсы помех при линейной передаче энергии частицей на трек 60 МэВ ⋅ см²/мг; (б) длительности импульсов в диапазоне линейной передачи энергии частицей на трек от 10 до 90 МэВ ⋅ см²/мг.

PМОП транзисторы трех групп Gr1P, Gr2P и Gr3P элементов D1–D3 открыты при сигналах на входах A = B = C = 0, а PМОП транзисторы P1.3, P2.3, P3.3 элемента D4 заперты. Напряжения на трех узлах 2И-НЕ при этом V_{УЗЕЛ.2И-НЕ} = 1 В. Трек одиночной частицы в одну из трех групп Gr1P, Gr2P или Gr3P инициирует сбор заряда дырок PМОП транзисторами этой группы (рис. 1а), что увеличивает напряжение на емкости узла 2И-НЕ этой группы, вызывая кратковременный (на 20 пс) переход PМОП транзисторов этой группы в инверсное смещение с напряжением на узле V_{УЗЕЛ.2И-НЕ} = 1.3–1.0 В (рис. 6а). В это время на всех трех узлах 2И-НЕ сохраняются уровни логических единиц “1”, и все три PМОП транзистора P1.3, P2.3, P3.3 элемента D4 находятся в запертом состоянии при напряжении на их стоках и выходе TMG V_ВЫХ.TMG = 0 В. Это обеспечивает образование импульса помехи положительной полярности на выходе TMG (рис. 6а) при сборе заряда дырок с трека, проходящего через любую из трех групп транзисторов Gr1P, Gr2P или Gr3P, и временный переход выхода в состояние логической единицы “1” (рис. 6а).

На рис. 6б приведены графики длительности импульсов помех на выходе мажоритарного элемента и узлах 2И-НЕ групп PМОП транзисторов Gr1P–Gr3P при треках с точками входа 1p, 2p, 3p (рис. 1б) в зависимости от линейной передачи энергии частицей на трек в диапазоне от 10 до 90 МэВ ⋅ см²/мг при сигналах на входах А = B = C = 0. На трех узлах 2И-НЕ в группах Gr1P–Gr3P элементов D1, D2, D3 сохраняются уровни напряжений V_{УЗЕЛ.2И-НЕ} = 1 В (рис. 6а), соответственно в диапазоне LET от 10 до 90 МэВ ⋅ см²/мг на любом из узлов 2И-НЕ импульса помехи не возникает (отсутствие импульса помехи на рис. 6б отмечено как t_{ПОМ.2И-НЕ} = 0).

В этом случае при значениях V_{УЗЕЛ.2И-НЕ} = 1 В все PМОП транзисторы элемента D4 (рис. 1) оказываются запертыми и при прохождении трека частицы через любую из групп Gr1P, Gr1P или Gr3P сбор заряда дырок ими с этого трека дает импульс помехи положительной полярности на выходе элемента D4 и соответственно на выходе TMG, длительность которого t_{ПОМ.ВЫХ,TMG} растет пропорционально увеличению линейной передачи энергии на этот трек (рис. 6б).

4.1. Сбор заряда с трека NМОП транзисторами при сигналах на входах A = B = C = 1

Эффект маскирования помех в комбинационных логических элементах заключается в блокировке передачи на выход элемента импульса помехи, возникшего на одном из его внутренних узлов, и сохранение неизменным значение выходного уровня сигнала. На рис. 7 приведены зависимости напряжений на трех узлах 2И-НЕ групп NМОП транзисторов Gr1N–Gr3N элементов D1, D2, D3 и три зависимости напряжений на выходе TMG при сборе заряда с трека одиночной частиц в каждую из групп со точкой входа 1n, 2n или 3n (рис. 1б) при LET = 60 МэВ ⋅ см²/мг и входных сигналах A = B = C = 1. Эти зависимости иллюстрируют одинаковый характер изменения напряжений (V_{УЗЕЛ.2И-НЕ} ≤ 0 на рис. 7) на трех узлах 2И-НЕ элементов D1, D2, D3 при сохранении уровня “1” на выходе мажоритарного элемента без импульса помехи.

Рис. 7.

Зависимости напряжений в режиме маскирования помех на выходе мажоритарного элемента, на узлах 2И-НЕ групп NМОП транзисторов Gr1N, Gr2N, Gr3N элементов D1, D2, D3 и на стоках NМОП транзисторов N2.3 и N3.3 элемента D4 при сигналах на входах А = B = C = 1 при линейной передаче энергии частицей на трек 60 МэВ ⋅ см²/мг и сборе заряда с треков: (а) с точками входа 1n, 2n, 3n; (б) с точками входа 1с, 2с, 3с в стоки транзисторов N1.3, N2.3 и N3.3 элемента D4.

На рис. 7 приведены также зависимости напряжений на стоках NМОП транзисторов N2.3 и N3.3 элемента D4 во время сбора заряда с трека при точке входа 1n при LET = 60 МэВ ⋅ см²/мг. Пример этих зависимостей показывает, что транзисторы элемента D4, на затворах которых сохраняются исходные напряжения, соответствующие входным сигналам A = B = C = 1, находятся в инверсном смещении с напряжениями на стоках менее 0 В. В итоге напряжения на трех узлах 2И-НЕ поддерживают PМОП транзисторы элемента D4 в открытом состоянии, что сохраняют уровень логической единицы “1” на выходе TMG без образования импульса помехи и служит маскированию помех входными сигналами мажоритарного элемента.

NМОП транзисторы узлов 2И-НЕ трех элементов D1, D2 и D3 открыты при сигналах на входах A = B = C = 1 также и при линейной передаче энергии в диапазоне от 10 до 90 МэВ ⋅ см²/мг на любой из трех треков с точками входа 1n, 2n, 3n. Сбор заряда с трека, проходящего через одну из трех групп NМОП транзисторов: Gr1N, Gr2N или Gr3N вызывает сохранение логического состояния нуля “0” на узле 2И-НЕ этой группы. При этом на двух других узлах 2И-НЕ уровни логических нулей “0” сохраняются сигналами на входах A = B = C = 1. В итоге логические уровни “0” на трех узлах 2И-НЕ обеспечивают уровень логической единицы “1” на выходе TMG.

4.2. Маскирование при сборе заряда с треков NМОП транзисторами элемента D4

На рис. 7б приведены результаты моделирования сбора заряда с треков с точками входа 1с, 2с, 3с в стоки NМОП транзисторов N1.3, N2.3 и N3.3 элемента 3И-НЕ D4 (рис. 1б) при LET = 60 МэВ ⋅ см²/мг. При входных сигналах A = B = C = 1 на всех узлах 2И-НЕ установлено напряжение V_{УЗЕЛ.2И-НЕ} = 0 В, при этом транзисторы N1.3, N2.3 и N3.3 элемента 3И-НЕ D4 заперты. Все узлы 2И-НЕ при сборе заряда с треков с точками входа 1с, 2с, 3с остаются с логическими уровнями нуль “0”, сохраняя напряжение 0 В на узле либо переходя в инверсное смещение при V_{УЗЕЛ.2И-НЕ} < 0 В. Напряжение 0 В сохраняется у элемента D1 при точке входа трека 3с, у элемента D2 при точке 1с и элемента D3 при точке 2с (рис. 7б). Транзисторы N2.3 и N3.3 также переходят в инверсное смещение при любой из точек трека 1с, 2с, 3с, на рис. 7б дан пример для точек 1с, 2с и 3с.

Сбор заряда с трека с точкой входа 3с в сток запертого транзистора N3.3 не вызывает импульса помехи (рис. 7б) и на выходе TMG сохраняется уровень логической единицы “1”. Это полностью совпадает с результатом сбора заряда с трека с точкой входа 3n в общую область кремния группы Gr3N (рис. 7а), к которой относится и транзистор N3.3 (рис. 1б). Сбор заряда с трека с точкой входа 2с в сток транзистора N2.3 вызывает незначительный импульс на выходе TMG с амплитудой менее 0.3 В, который нельзя считать помехой. Только сбор заряда с трека с точкой входа 1с в сток запертого транзистора N1.3, который соединен с выходом TMG, вызывает на этом выходе импульс помехи отрицательной полярности с длительностью 205 пс (рис. 7б).

В итоге только прямое прохождение трека частицы через сток запертого транзистора N1.3 может вызвать импульс помехи, в остальных случаях обеспечивается маскирование помех входными сигналами A = B = C = 1.

4.3. Сбор заряда с трека PМОП транзисторами при сигналах на входах A = B = C = 1

На рис. 8 приведены импульсы помех и их длительности на узлах 2И-НЕ групп PМОП транзисторов Gr1P–Gr3P при сборе заряда с треков с точками входа 1p, 2p, 3p при входных сигналах A = B = C = 1. Зависимости на рис. 8а иллюстрируют изменения напряжений на узлах 2И-НЕ элементов D2, D3 при увеличении линейной передачи энергии частицы на трек с точкой входа 3p в диапазоне от 60 до 90 МэВ ⋅ см²/мг при сохранении уровня “1” на выходе мажоритарного элемента и сохранении уровня “0” на узле 2И-НЕ элементов D1 в том же диапазоне изменения LET. На рис. 8б даны зависимости длительности импульсов помех на трех узлах 2И-НЕ групп Gr1P–Gr3P элементов D1, D2, D3 и на выходе TMG при сборе заряда с треков одиночных частиц с разными точками входа 1p, 2p, 3p в группы элементов D1, D2, D3 в диапазоне LET от 10 до 90 МэВ ⋅ см²/мг при входных сигналах A = B = C = 1.

Рис. 8.

Импульсы помех на узлах 2И-НЕ групп PМОП транзисторов Gr1P, Gr2P, Gr3P элементов D1, D2, D3 в режиме маскирования помех на выходе мажоритарного элемента при сигналах на входах А = B = C = 1: (а) импульсы помех при сборе заряда с трека с точкой входа 3p в группу Gr3P элемента D3 и LET = 60–90 МэВ ⋅ см²/мг; (б) длительности импульсов помех в диапазоне линейной передачи энергии частицей на трек от 10 до 90 МэВ ⋅ см²/мг при треках с точками входа 1p, 2p, 3p.

PМОП транзисторы групп Gr1P–Gr3P находятся в запертом состоянии (рис. 1) при сигналах на входах A = B = C = 1. В начале сбора заряда с трека с точкой входа в одну из этих групп PМОП транзисторы этой группы переключают узел 2И-НЕ этой группы из состояния с напряжением V_{УЗЕЛ.2И-НЕ} = 0 в состояние V_{УЗЕЛ.2И-НЕ} = 1.2–1 В (рис. 8а), что образует импульс помехи положительной полярности на этом узле, который запирает PМОП транзистор элемента D4 и открывает NМОП транзистор элемента D4. При этом два элемента 2И-НЕ, не собирающих заряд, сохраняют на своих узлах 2И-НЕ уровни логического нуля “0”, задаваемых входными сигналами A = B = C = 1, что дает эффект маскирования помехи входными сигналами мажоритарного элемента и блокирует образование импульса помехи на его выходе.

Практически одинаковые зависимости длительности помех t_{ПОМ.2И-НЕ} (LET) на узлах И-НЕ, приведенные на рис. 8б как функции линейной передачи энергии частицы на трек в диапазоне от 10 до 90 МэВ ⋅ см²/мг, подтверждают то, что PМОП транзисторы трех узлов 2И-НЕ элементов D1, D2, D3 собирают заряд одинаково, когда трек проходит через них. При этом два узла 2И-НЕ, не собирающих заряд элементов, сохраняют уровни логического нуля “0” и обеспечивают на выходе мажоритарного элемента сохранение логического уровня “1” без возникновения импульса помехи. На рис. 8б отсутствие импульса помехи на выходе TMG в диапазоне LET от 10 до 90 МэВ ⋅ см²/мг для точек входа треков 1p, 2p, 3p отмечено как t_{ПОМ.ВЫХ.TMG} = 0.