——— ПРИБОРЫ ——

УДК 004.087.2

# ЭФФЕКТИВНОСТЬ МЕТОДОВ ПОВЫШЕНИЯ СБОЕ- И ОТКАЗОУСТОЙЧИВОСТИ БЛОКОВ СТАТИЧЕСКОЙ ОПЕРАТИВНОЙ ПАМЯТИ

© 2022 г. Л.А. Щигорев\*

АО Научно-технический центр "Модуль", 4-я ул. 8 Марта, 3, Москва, 125190 Россия \*E-mail: l.shchigorev@module.ru Поступила в редакцию 27.12.2021 г. После доработки 22.02.2022 г. Принята к публикации 28.02.2022 г.

Предложена методика оценки вероятности работоспособности блока памяти, состоящего из нескольких массивов, с учетом использования различных способов повышения сбое- и отказоустойчивости, в зависимости от количества неработоспособных ячеек блока памяти. Представлены аналитические результаты для блока памяти емкостью 4Kx128, собранного из массивов, хранящих информационные слова различной длины. Рассмотрены блоки памяти при реализации следующих способов повышения сбое- и отказоустойчивости: контроля четности; обнаружения и исправления одиночных ошибок; резервирования столбцами. При этом изменяются общая площадь блока и время выборки данных. На базе интерполяционного метода предложено аналитическое выражение для оценки эффективности использования дополнительных аппаратно-временных ресурсов.

*Ключевые слова:* система на кристалле (СнК), статическая оперативная память (СОЗУ), обнаружение и коррекция ошибок, резервные столбцы, количество парируемых дефектов **DOI:** 10.31857/S054412692204010X

## 1. ВВЕДЕНИЕ

Основой современных высокопроизводительных вычислительных систем являются микропроцессоры, реализованные в составе "систем на кристалле" (СнК) [1, 2]. Производительность процессора определяется такими факторами как рабочая частота и архитектура. В свою очередь одной из ключевых характеристик архитектуры является встроенная кэш памяти микропроцессора. Варьируются уровни кэш памяти, типы хранимой информации и объем. Помимо блоков кэш памяти в составе СнК используются оперативная память, буфера коммуникационной среды и контроллеров ввода-вывода. По оценкам экспертов Semico Research Corp устройства памяти могут занимать до 75% площади современных СнК [3]. В следствие этого одной из важнейших задач при проектировании электронных систем является обеспечение достоверности хранения и передачи информации. Большинство современных микросхем производятся по коммерческим суб-100-нм технологическим процессам. Ячейки памяти в таких устройствах имеют повышенную чувствительность к внешним воздействиям и изменениям напряжения питания, которые вызывают сбои и отказы [4-6].

Для повышения сбое- и отказоустойчивости блоков СОЗУ, входящих в состав СнК, применяются метолы обнаружения и исправления одиночных ошибок, а также вводятся резервные элементов [7]. Простейшим способом обнаружения однократной ошибки (в общем случае, ошибки нечетной кратности) является контроль четности [8]. Для парирования одиночных ошибок памяти используются устройства на базе корректирующих кодов Хемминга или Хсяо [8–10]. Они успешно справляются как со сбоями, возникающими в процессе активной работы, так и с постоянными дефектами. Но при парировании ячеек, в которых произошел отказ, корректирующая способность теряется, и следующая неисправность может привести к непоправимой ошибке работы системы. Для парирования неработоспособных ячеек памяти вследствие производственных дефектов, а также приобретенных отказов в процессе эксплуатации, в состав блоков памяти могут быть введены резервные элементы [11]. В случае производственного контроля достаточно использовать внешнее тестовое оборудование для детектирования неработоспособных ячеек памяти и энергонезависимую память для хранения данных об однократной замене, но при применении резервных элементов в процессе эксплуатации необходимо иметь устройства тестирования и реконфигурации памяти непосредственно в составе СнК [12].

Использование кодов коррекции и резервных элементов по отдельности имеет ряд ограничений. Для устройств на базе кодов обнаружения и коррекции ошибок это определяется ограничением в исправлении одиночной ошибки на информационное слово и неэффективное использование при парировании производственных дефектов. Резервные элементы, в свою очередь, не могут бороться со сбоями, возникающими "на лету". Комбинированное использование обоих методов приводит к росту числа парируемых неработоспособных ячеек памяти [13].

Эффективность применения различных методов повышения сбое- и отказоустойчивости оценивается по вероятности работоспособности блока памяти в зависимости от количества неработоспособных ячеек памяти [14]. Архитектурная организация СнК нередко использует 32-128 разрядные блоки памяти, из-за соответствия размерам шин передачи данных. Повышение корректирующей способности устройств на базе кодов Хэмминга может быть достигнуто при разбиении таких блоков на массивы, хранящие меньшие по размерности информационные слова. В данной статье предлагается метод расчета вероятности работоспособности памяти при разбиении блока, а также представлен комплексный критерий оценки оптимального баланса между достигаемой надежностью от применения различных методов повышения сбое- и отказоустойчивости памяти и затрачиваемыми в ходе их реализации дополнительными ресурсами аппаратуры.

## 2. ВЕРОЯТНОСТЬ РАБОТОСПОСОБНОСТИ ПАМЯТИ ПРИ РАЗБИЕНИИ БЛОКА

Известными являются зависимости вероятности работоспособности памяти от числа неработоспособных ячеек памяти для одного блока при использовании исправления одиночной ошибки и резервных элементов  $Y_1(d)$  [14]. Предположим, что память собрана из *k* таких блоков. Необходимо определить вероятность того что ни один из них не выйдет из строя после того, как суммарное число неработоспособных ячеек во всех составных блоках станет равным *d*. В работе предлагается способ расчета вероятности работоспособности памяти при разбиении блока памяти на основе формулы Бернулли.

Во-первых, необходимо определить вероятность попадания *i* дефектов в любой из *k* блоков, после того, как суммарное число неработоспособных ячеек во всех блоках станет равным *d*. Это можно сделать, воспользовавшись формулой Бернулли:

$$Y(i) = \binom{d}{i} \left(\frac{1}{k}\right)^{i} \left(1 - \frac{1}{k}\right)^{d-i}.$$
 (1)

Вероятность того, что выйдет из строя хотя бы один блок равна произведению следующих величин:

 вероятности выхода из строя произвольного блока

$$\sum_{i=1}^{d} (1 - Y_1(i)) Y(i),$$

 вероятности попадания в произвольный блок 1/k;

- количества блоков k;

$$\sum_{i=1}^{d} (1 - Y_1(i)) Y(i) k \frac{1}{k}.$$
 (2)

Тогда вероятность работоспособности блока, состоящего из k составных блоков равна:

$$1 - \sum_{i=1}^{d} (1 - Y_1(i)) Y(i).$$
(3)

Наглядно предложенный метод вычисления вероятности работоспособности памяти в зависимости от количества неработоспособных ячеек продемонстрирован на рис. 1–5 для:

 – 5 реализаций блока памяти, хранящего 4Kx128 информационных слов:

• из 16-ти блоков, хранящих 8-разрядные слова (A);

• из 8-ми блоков, хранящих 16-разрядные слова (Б);

• из 4-х блоков, хранящих 32-разрядные слова (В);

• из 2-х блоков, хранящих 64-разрядные слова (Г);

• из 1-го блока, хранящего 128-разрядные слова (Д);

 для 4 способов повышения сбое- и отказоустойчивости:

• 2 резервных столбца;

• исправление одиночной ошибки;

• исправление одиночной ошибки + 1 резервный столбец;

• исправление одиночной ошибки + 2 резервных столбца.

Полученные результаты позволяют сделать следующие выводы:

 предложен способ оценки количества парируемых дефектов для блока памяти с разбиением на основе формулы Бернулли;



Рис. 1. Зависимость вероятности работоспособности памяти для разбиения А.



Рис. 2. Зависимость вероятности работоспособности памяти для разбиения Б.

 при использовании двух резервных столбцов и 10 покрываемых поврежденных ячейках вероятность работоспособности памяти растет в 200 раз при реализации В и в 300 раз при реализации А;

 при исправлении одиночной ошибки для реализаций А и Д число покрываемых неработоспособных ячеек памяти растет в 16 раз;

— при совместном использовании исправления одиночной ошибки и резервных столбцов число покрываемых неработоспособных ячеек памяти растет в 13 раз для вероятности работоспособности памяти равной 99% и в 15 раз для 90% при сравнении реализаций А и Д.

МИКРОЭЛЕКТРОНИКА том 51 № 4 2022

## 3. КОМПЛЕКСНЫЙ КРИТЕРИЙ ОЦЕНКИ ЭФФЕКТИВНОСТИ ПРИМЕНЕНИЯ МЕТОДОВ ПОВЫШЕНИЯ СБОЕ-И ОТКАЗОУСТОЙЧИВОСТИ ПАМЯТИ

Применение любых методов повышения сбое- и отказоустойчивости блоков памяти ведет не только к росту числа парируемых неработоспособных ячеек, но и к росту площади кристалла, занимаемой памятью, а также росту времени выборки данных. Для общей оценки эффективности предлагается построить функцию X(c, d, t) при помощи интерполяционного метода, где d – количество парируемых неработоспособных ячеек памяти рассматриваемого метода, изменяющаяся в пределах [1; +∞);







Рис. 4. Зависимость вероятности работоспособности памяти для разбиения Г.





t	Приоритет оценки	Функция
0	Минимальные затраты	С
1/2	Баланс между затратами и парируемыми дефектами	c/d
1	Наибольшее число парируемых дефектов	1/d

Таблица 1. Функции критериев

c — сложность реализации (аппаратурные и временные затраты), изменяющаяся в пределах [2; + $\infty$ ); t — приоритет оценки, изменяющийся в пределах [0; 1]. В табл. 1 приведены функции для различных критериев оценки.

При равноотстоящих узлах интерполяции и интерполировании вперед можно использовать прямую интерполяционную формулу Ньютона. Интерполирующий полином ищется в виде:

$$P_n(x) = a_0 + a_1(x - x_0) + a_2(x - x_0)(x - x_1) + \dots + a_n(x - x_0)(x - x_1) \dots (x - x_{n-1}).$$
(4)

Коэффициенты *a<sub>i</sub>* находятся по следующей формуле:

$$a_i = \frac{\Delta^i f_0}{i! h^i},\tag{5}$$

где h — шаг интерполяции, i = 1, 2...n.

Конечные разности первого порядка находятся по следующим формулам:

$$\Delta f_0 = f_1 - f_0;$$
  
 $\Delta f_1 = f_2 - f_1;$   
... (6)

$$\Delta f_{n-1} = f_n - f_{n-1}$$

где $f_i$  — значения в соответствующих точках  $x_i$ .

Конечные разности второго порядка находят-ся по следующим формулам:

$$\Delta^{2} f_{0} = f_{1} - f_{0};$$
  

$$\Delta^{2} f_{1} = f_{2} - f_{1};$$
  
... (7)

$$\Delta^2 f_{n-2} = f_{n-1} - f_{n-2}.$$

Конечные разности высших порядков находятся по следующим формулам:

$$\Delta^{k} f_{0} = \Delta^{k-1} f_{1} - \Delta^{k-1} f_{0};$$
  

$$\Delta^{k} f_{1} = \Delta^{k-1} f_{2} - \Delta^{k-1} f_{1};$$
  
... (8)  

$$\Delta^{k} f_{n-2} = \Delta^{k-1} f_{n-1} - \Delta^{k-1} f_{n-2}.$$

В результате прямая интерполяционная формула Ньютона будет записана следующим образом:

МИКРОЭЛЕКТРОНИКА том 51 № 4 2022

$$P_{n}(x) = f_{0} + \frac{\Delta f_{0}}{1!h}(x - x_{0}) + \frac{\Delta^{2} f_{0}}{2!h^{2}}(x - x_{0}) \times (x - x_{1}) + \dots + \frac{\Delta^{n} f_{0}}{n!h^{n}}(x - x_{0})(x - x_{1})\dots(x - x_{n-1}).$$
(9)

Шаг интерполяции равен:

$$h = t - t_0 = t_2 - t_1 = 0.5.$$
(10)

Функция оценки эффективности комбинированных методов примет следующий вид:

$$X(t) = f_0 + \frac{\Delta f_0}{h} (t - t_0) + \frac{\Delta^2 f_0}{2h^2} (t - t_0) (t - t_1) = f_0 + \frac{\Delta f_0}{0.5} (t - 0) + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = 2\Delta^2 f_0 t^2 + \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0.5) = \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0) (t - 0.5) = \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0) (t - 0) (t - 0) = \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0) (t - 0) = \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0) = \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0) = \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0) = \frac{\Delta^2 f_0}{0.5} (t - 0) = \frac{\Delta^2 f_0}{0.5} (t - 0) (t - 0) = \frac{\Delta^2 f_0}{0.5} ($$

В табл. 2 представлены конечные разности.

Тогда функция оценки эффективности комбинированных методов будет записана следующим образом:

$$X(t) = 2k^{2} \left(\frac{cd - 2c + 1}{d}\right) + k \left(\frac{4c - 3cd - 1}{d}\right) + c.$$
(12)

Чем меньше X(t), тем лучше. Экстремум в том случае, если сложность c наибольшая, а количество парируемых дефектов d наименьшее.

#### 4. ОЦЕНКА ЭФФЕКТИВНОСТИ КОМБИНИРОВАННЫХ МЕТОДОВ ПОВЫШЕНИЯ СБОЕ-ОТКАЗОУСТОЙЧИВОСТИ ПАМЯТИ

Аппаратурные и временные затраты для методов повышения сбое- и отказоустойчивой памяти объе-

Таблица 2. Конечные разности

i	t	f	$\Delta f$	$\Delta^2 f$
0	0	С	$\frac{c}{d} - c$	$\frac{1-2c+cd}{d}$
1	0.5	$\frac{c}{d}$	$\frac{1-c}{d}$	_
2	1	$\frac{1}{d}$	_	_



Рис. 6. Функция оценки эффективности при различных значениях коэффициента приоритета для всех методов повышения сбое- и отказоустойчивости.

мом 4Kx128 для проектно-технологической нормы 28 нм рассмотрены автором в предыдущих работах [15, 16]. В табл. 3 пронумерованы рассматриваемые способы повышения сбое- и отказоустойчивости блоков памяти.

Для оценки сложности предлагается рассмотреть величины площади кристалла и время выборки, нормированные на наименыший вариант реализации (без защиты), и вычислить их сумму по формуле:

	Таблица 3.	Методы і	повышения	сбое-и	отказоустойчивости
--	------------	----------	-----------	--------	--------------------

№ варианта	Метод
1	Без защиты
2	Побайтовый контроль четности
3	Исправление одиночной ошибки
4	Побайтовый контроль четности + исправление одиночной ошибки
5	Исправление одиночной ошибки + 2 резервных столбца
6	Исправление одиночной ошибки + 2 резервных столбца + побайтовый контроль четности



Рис. 7. Функция оценки эффективности при различных значениях коэффициента приоритета для методов повышения сбое- и отказоустойчивости с исправлением одиночной ошибки.

$$c = \frac{S}{S_{\min}} + \frac{T}{T_{\min}}.$$
 (13)

Для оценки парируемых неработоспособных ячеек памяти (*d*) рассмотрены величины соответствующие вероятности работоспособности памяти равной 99%. Для вариантов с контролем четности (2, 4 и 6) вводится повышающий коэффициент 1.11 относительно вариантов без контроля четности (1, 3 и 5). Для варианта без защиты (1) предлагается ввести номинальное значение *d* равное 1.

# 5. РЕЗУЛЬТАТЫ И ИХ ОБСУЖДЕНИЕ

Для удобства восприятия диаграммы представлены в двух видах: на рис. 6 приведены зависимости

МИКРОЭЛЕКТРОНИКА том 51 № 4 2022

для всех рассматриваемых случаев, включая не защищенный вариант и реализацию только с побайтовым контролем четности, а на рис. 7 отображены результаты только для вариантов, включающих в себя исправление одиночной ошибки.

Когда приоритет оценки заключается в минимальных аппаратурных затратах (t = 0) ожидаемо наилучшими вариантами выглядят не защищенная реализация (1) и побайтовый контроль четности (2). Среди способов, содержащих исправление одиночной ошибки, наилучшей реализацией является "чистый" вариант (3).

При увеличении *t* критерий оценки меняется в сторону плавного роста влияния числа парируемых дефектов, а варианты 1 и 2 с отрывом становятся худшими. Дальнейший анализ имеет

смысл для вариантов с исправлением одиночной ошибки по рис. 7. При росте t в диапазоне от 0 до 0.5 наиболее предпочтительным вариантом выглядит "чистое" исправление одиночной ошибки (3) и почти вровень с ним идет комбинация исправление одиночной ошибки и контроля четности (4). Сравнение вариантов разбиения показывает некоторое преимущество для деления на 8 (Б) и на 4 (В).

При переходе через точку баланса (t = 0.5) верх берут варианты комбинации исправления одиночной ошибки и резервных столбцов (5 и 6), так как в этой области преимущество переходит к реализациям с наибольшим числом парируемых дефектов. Варианты разбиения на 4 (В), 8 (Б) и 16 (А) обладают небольшим преимуществом с перевесом в сторону более дискретной реализации А.

# ЗАКЛЮЧЕНИЕ

В статье предложена методика оценки вероятности работоспособности блока памяти, состоящего из нескольких массивов, с учетом использования различных способов повышения сбое- и отказоустойчивости, в зависимости от количества сбоев и отказов в ячейках памяти. Также сформулирован комплексный критерий нахождения баланса между достигаемой надежностью и дополнительными ресурсами аппаратуры. Представлены аналитические результаты для блока памяти емкостью 4Кх128, собранного из массивов, хранящих информационные слова различной длины, и реализующего различные комбинации способов повышения сбое- и отказоустойчивости. Результаты исследования могут применяться разработчиками СнК при проектировании блоков памяти, учитывая требованиями парирования неработоспособных ячеек как в следствии производственных дефектов, так и приобретенных в процессе эксплуатации сбоев и отказов.

#### СПИСОК ЛИТЕРАТУРЫ

- 1. Шагурин И.И. Системы на кристалле. Особенности реализации и перспективы применения // Электронные компоненты. 2009. № 1. С. 37–39.
- 2. Бобков С.Г. Высокопроизводительные вычислительные системы / Под ред. Академика РАН Бетелина В.Б. М., НИИСИ РАН, 2014. 296 с.
- 3. The Worldwide SoC Market Forecast. Available at: http://www.semico.com/content/worldwide-soc-mar-

ket-forecast-approach-200-billion-2019-says-semicoresearch (дата обращения: 10.12.2021).

- 4. Зебрев Г.И. Радиационные эффекты в кремниевых интегральных схемах высокой степени интеграции. М.: НИЯУ МИФИ, 2010. 148 с.
- Егоров И.В., Мелехин В.Ф. Способ организации автомата с памятью с повышенной устойчивостью к мягким отказам и регистрацией мягких отказов // Информационно-управляющие системы. 2018. № 2. С. 18–27.
- Мамутова О.В. Аналитические модели надежности кэш-памяти // Информационные технологии и вычислительные системы. 2015. № 4. С. 13–21.
- 7. *Рябцев В.Г., Волобуев С.В.* Встроенные средства саморемонта оперативной памяти системы на кристалле // Известия вузов. Электроника. 2020. Т. 25. № 4. С. 339–346.
- Hamming R.W. Error Detecting and Correcting Codes // Bell Syst. Tech. J. 1950. V. 29. P. 147–160.
- Hsiao M.Y. A Class of Optimal Minimum Odd-Weight-Column SEC-DED Codes // IBM J. Res. Develop. 1970. V. 14. P. 395–401.
- 10. Петров К.А., Стенин В.Я. Помехоустойчивое кодирование в КМОП ОЗУ, устойчивых к одиночным воздействиям ядерных частиц // Микроэлектроника. 2015. Т. 44. № 5. С. 359–367.
- Cenker R.P., Clemons D.G., Huber W.R., Petrizzi J.B., Procyk F.J., Trout G.M. A fault-tolerant 64K dynamic RAM // IEEE International Solid-State Circuits Conference. Digest of Technical Papers. 1979. P. 150–151.
- 12. Shchigorev L.A., Shagurin I.I. Comparision of hardware and timing penalties for eliminating SRAM failures // 2nd International Telecommunication Conference "Advanced Micro- and Nanoelectronic Systems and Technologies". IOP Conference Series: Materials Science and Engineering. V. 498, № 1. 2019. 012017. P. 1–8.
- Kalter H.L., Stapper C.H., Barth J.E.Jr., DiLorenzo J. et al. A 50-ns 16-Mb DRAM with a 10-ns data rate and on-chip ECC // IEEE J. Solid-State Circuits. 1990. V. 25. P. 1118–1128.
- 14. *Horiguchi M., Itoh K.* Nanoscale Memory Repair. N.Y.: Springer, 2011. P. 215.
- Шагурин И.И., Щигорев Л.А. Сравнительный анализ комбинированных методов повышения сбоеи отказоустойчивости блоков статической оперативной памяти // Известия высших учебных заведений. Электроника. 2016. Т. 21. № 4. С. 347–352.
- Shchigorev L.A., Shagurin I.I. Combined methods of tolerance increasing for embedded SRAM // 1st International Telecommunication Conference "Advanced Micro- and Nanoelectronic Systems and Technologies" / IOP Conference Series: Materials Science and Engineering. V. 151. № 1. 2016. 012004. P. 1–5.

МИКРОЭЛЕКТРОНИКА том 51 № 4 2022